同步时序逻辑电路中各触发器的时钟脉冲CP是同一个信号（）

编码器属于（)。

同步RS触发器是两个触发器的时钟脉冲同步触发的RS触发器（）

利用时钟脉冲去触发计数器中所有触发器，使之发生状态变换的计数器，称为异步计数器。（)

时序逻辑电路的区分序列是一种特殊的同步序列。（)

时序逻辑电路的输出与电路的原状态无关。（)

时序逻辑电路不具有记忆功能。（）

计算机硬件系统的基础是逻辑电路，其中常用的逻辑部件不包括（)。

A、触发器
B、寄存器
C、存储器
D、计数器

请帮忙给出正确答案和分析，谢谢！

一个数字系统的数据处理单元由触发器E和F、4位二进制计数器A以及必要的门电路组成。计数器的各位为A₄、A₃、A₂、A₁系统开始处于初始状态，当信号S=0，系统保持在初始状态;当S=1时，计数器A和触发器F清零。从下一个时钟脉冲开始，计数器进行加1计数，直到系统操作停止。A₄和A₃的值决定了系统的操作顺序。
当A₃=0时，触发器E清零，计数器继续计数。
当A₃=1时，触发器E置1，并检测A₄，A₄=0时，继续计数;A₄=1时，触发器F置1，并停止计数，回到系统初始状态。
(1)试画出该系统的ASM图
(2)画出该系统控制单元的状态图，并用D触发器及必要的门电路设计控制单元

请帮忙给出正确答案和分析，谢谢！

活动图中的分劈和同步接合图符是用来描述（)。
A.并发处理行为
B.对象的时序
C.类的关系
D.系统体系结构框架

请帮忙给出正确答案和分析，谢谢！

试用上升沿JK触发器构成同步3位二进制加法计数器，要求画出逻辑电路图。

请帮忙给出正确答案和分析，谢谢！

设计一个用移位相加实现的乘法器，乘数与被乘数均为同步输入的4位无符号二进制数。要求：（1)确定乘法器算法，画出乘法器系统方案框图。（2)画出系统控制器的ASM图。用一个触发器对应一个状态的方法设计控制电路。（3)用VerilogHDL语言描述系统的工作过程。

请帮忙给出正确答案和分析，谢谢！